Bagaimana untuk menyelesaikan masalah terma pembungkusan cip

  Cip logik menjana haba, dan lebih padat logik dan lebih tinggi penggunaan elemen pemprosesan, lebih besar haba. ...
Jurutera sedang mencari cara untuk menghilangkan haba dengan cekap daripada modul kompleks.

Meletakkan berbilang cip bersebelahan dalam pakej yang sama boleh mengurangkan isu terma, tetapi apabila syarikat menyelidiki lebih jauh ke dalam susunan cip dan pembungkusan yang lebih padat untuk meningkatkan prestasi dan mengurangkan kuasa, mereka sedang bertarung dengan satu set isu berkaitan haba yang baharu.

Cip pembungkusan lanjutan bukan sahaja dapat memenuhi keperluan pengkomputeran berprestasi tinggi, kecerdasan buatan, pertumbuhan ketumpatan kuasa, dan lain-lain, tetapi isu pelesapan haba pembungkusan lanjutan juga telah menjadi rumit. Kerana titik panas pada satu cip akan menjejaskan taburan haba cip bersebelahan. Kelajuan sambung antara cip juga lebih perlahan dalam modul berbanding dalam SoC.

"Sebelum dunia memasuki perkara seperti berbilang teras, anda berhadapan dengan cip yang mempunyai kuasa maksimum kira-kira 150 watt setiap sentimeter persegi, yang merupakan sumber haba satu titik," kata John Parry, ketua elektronik dan semikonduktor di Perisian Industri Digital Siemens. Anda boleh menghilangkan haba dalam ketiga-tiga arah, supaya anda boleh mencapai beberapa ketumpatan kuasa yang cukup tinggi. Tetapi apabila anda mempunyai cip dan meletakkan cip lain di sebelahnya, dan kemudian meletakkan cip lain di sebelahnya, mereka "Mereka memanaskan satu sama lain. Ini bermakna anda tidak boleh bertolak ansur dengan tahap kuasa yang sama untuk setiap cip, yang menjadikan haba cabaran lebih sukar."

Ini adalah salah satu sebab utama kemajuan perlahan susun 3D-IC di pasaran. Walaupun konsep itu masuk akal dari sudut kecekapan kuasa dan integrasi - dan berfungsi dengan baik dalam 3D NAND dan HBM - ia adalah cerita yang berbeza apabila logik disertakan. Cip logik menjana haba, dan lebih padat logik dan lebih tinggi penggunaan elemen pemprosesan, lebih besar haba. Ini menjadikan susunan logik jarang berlaku, yang menerangkan kepopularan 2.5D cip flip BGA dan reka bentuk kipas.

 

 

01 Pilih pakej yang betul

Bagi pereka cip, terdapat banyak pilihan pembungkusan. Tetapi prestasi penyepaduan cip adalah penting. Komponen seperti silikon, TSV, tiang tembaga, dsb. semuanya mempunyai pekali pengembangan haba (TCE) yang berbeza, yang menjejaskan hasil pemasangan dan kebolehpercayaan jangka panjang.

Jika anda membuka dan menutup pada frekuensi yang lebih tinggi, anda mungkin menghadapi masalah kitaran haba. Papan litar bercetak, bola pateri dan silikon semuanya mengembang dan mengecut pada kadar yang berbeza. Oleh itu, adalah perkara biasa untuk melihat kegagalan kitaran haba di sudut bungkusan, di mana bola pateri mungkin retak. Jadi seseorang mungkin meletakkan wayar tanah tambahan di sana atau bekalan kuasa tambahan.

Pakej BGA cip flip yang popular pada masa ini dengan CPU dan HBM mempunyai keluasan kira-kira 2500 milimeter persegi. "Kami melihat satu cip besar berpotensi menjadi empat atau lima cip kecil," kata Mike McIntyre, pengarah pengurusan produk perisian di Onto Innovation. "Jadi anda perlu mempunyai lebih banyak I/O untuk membolehkan cip itu bercakap antara satu sama lain. Jadi anda boleh memperuntukkan haba.

Akhirnya, penyejukan ialah isu yang boleh ditangani di peringkat sistem, dan ia datang dengan satu siri pertukaran.

Malah, sesetengah peranti adalah sangat kompleks sehingga sukar untuk menggantikan komponen dengan mudah untuk menyesuaikan peranti ini untuk bidang aplikasi tertentu. Inilah sebabnya mengapa banyak produk pembungkusan termaju digunakan untuk komponen volum yang sangat tinggi atau harga-anjal, seperti cip pelayan.

02 Kemajuan dalam simulasi dan ujian modul cip

Namun begitu, jurutera sedang mencari cara baharu untuk menjalankan analisis terma kebolehpercayaan pakej sebelum modul berpakej dihasilkan. Sebagai contoh, Siemens menyediakan contoh modul berasaskan dwi-ASIC yang memasang lapisan pengagihan semula kipas (RDL) pada substrat organik berbilang lapisan dalam pakej BGA. Ia menggunakan dua model, satu untuk WLP berasaskan RDL dan satu lagi untuk BGA pada substrat organik berbilang lapisan. Model pakej ini adalah parametrik, termasuk susunan lapisan substrat dan BGA sebelum maklumat EDA diperkenalkan, dan membolehkan penilaian bahan awal dan pemilihan peletakan die. Seterusnya, data EDA telah diimport dan, untuk setiap model, peta bahan memberikan penerangan terma terperinci mengenai pengedaran tembaga dalam semua lapisan. Simulasi pelesapan haba akhir (lihat Rajah 2) mempertimbangkan semua bahan kecuali penutup logam, TIM, dan bahan underfill.

 

  Pengarah Pemasaran Teknikal JCET Eric Ouyang menyertai jurutera JCET dan Meta untuk membandingkan prestasi terma cip monolitik, modul berbilang cip, interposer 2.5D dan cip bertindan 3D dengan satu ASIC dan dua SRAM. Proses perbandingan memastikan persekitaran pelayan, sink haba dengan ruang vakum, dan TIM tetap. Dari segi haba, 2.5D dan MCM berprestasi lebih baik daripada cip 3D atau monolitik. Ouyang dan rakan sekerja di JCET mereka bentuk matriks perintang dan rajah sampul kuasa (lihat Rajah 3) yang boleh digunakan dalam reka bentuk modul awal untuk menentukan tahap kuasa input cip yang berbeza dan tetapkan simpang sebelum simulasi terma yang memakan masa. Sama ada suhu boleh digabungkan dengan pasti. Seperti yang ditunjukkan dalam rajah, zon selamat menyerlahkan julat kuasa pada setiap cip yang memenuhi piawaian kebolehpercayaan.

Ouyang menjelaskan bahawa semasa proses reka bentuk, pereka litar mungkin mempunyai idea tentang tahap kuasa pelbagai cip yang diletakkan dalam modul, tetapi mungkin tidak tahu sama ada tahap kuasa tersebut berada dalam had kebolehpercayaan. Gambar rajah ini menentukan kawasan kuasa selamat untuk sehingga tiga cip dalam modul ciplet. Pasukan ini telah membangunkan kalkulator kuasa automatik untuk lebih banyak cip.

 

03 Kira rintangan haba

Kita boleh memahami bagaimana haba dijalankan melalui cip silikon, papan litar, gam, TIM atau penutup bungkusan, dan menggunakan kaedah standard perbezaan suhu dan fungsi kuasa untuk menjejaki nilai suhu dan rintangan.

"Laluan terma dikira dengan tiga nilai utama - rintangan haba dari simpang peranti ke persekitaran, rintangan haba dari simpang ke kes [di atas pakej], dan rintangan haba dari simpang ke papan litar," kata Ouyang dari JCET. rintangan haba. Beliau menyatakan bahawa, sekurang-kurangnya, pelanggan JCET memerlukan θja, θjc, dan θjb, yang kemudiannya mereka gunakan dalam reka bentuk sistem. Mereka mungkin memerlukan rintangan haba yang diberikan tidak melebihi nilai tertentu dan memerlukan reka bentuk pakej menyediakan prestasi tersebut. (Lihat JESD51-12 JEDEC, Garis Panduan untuk Pelaporan dan Penggunaan Maklumat Terma Pakej untuk mendapatkan butiran).

 

  Simulasi terma ialah cara yang paling menjimatkan untuk meneroka pemilihan dan pemadanan bahan. Dengan mensimulasikan cip dalam keadaan berfungsi, kita biasanya mencari satu atau lebih titik panas, jadi kita boleh menambah tembaga pada bahan asas di bawah titik panas untuk memudahkan pelesapan haba; atau tukar bahan pembungkusan dan tambah sink haba. Penyepadu sistem boleh menentukan bahawa rintangan haba θja, θjc, dan θjb tidak boleh melebihi nilai tertentu. Biasanya, suhu simpang silikon hendaklah disimpan di bawah 125 darjah.

Selepas simulasi selesai, kilang pembungkusan menjalankan reka bentuk eksperimen (JAS) untuk mencapai penyelesaian pembungkusan akhir.

04 Pilih TIM

Dalam pakej, lebih daripada 90% haba dilesapkan melalui bungkusan dari bahagian atas cip ke sink haba, biasanya sirip menegak berasaskan aluminium teranod. Bahan antara muka terma (TIM) dengan kekonduksian terma yang tinggi diletakkan di antara cip dan bungkusan untuk membantu memindahkan haba. TIM generasi seterusnya untuk CPU termasuk aloi logam lembaran seperti indium dan timah, serta timah tersinter perak, dengan kekonduksian masing-masing 60W/mK dan 50W/mK.

Apabila pengeluar mengalihkan SoC kepada proses ciplet, lebih banyak TIM dengan sifat dan ketebalan yang berbeza diperlukan.

YoungDo Kweon, pengarah kanan R&D di Amkor, berkata untuk sistem berketumpatan tinggi, rintangan haba TIM antara cip dan pakej mempunyai kesan yang lebih besar ke atas rintangan haba keseluruhan modul yang dibungkus. Aliran kuasa meningkat secara mendadak, terutamanya untuk logik, jadi kami menumpukan pada mengekalkan suhu simpang yang rendah untuk memastikan operasi semikonduktor yang boleh dipercayai. Walaupun pembekal TIM memberikan nilai rintangan haba untuk bahan mereka, sebenarnya, rintangan haba dari cip ke bungkusan (θjc) dipengaruhi oleh proses pemasangan itu sendiri, termasuk kualiti ikatan dan kawasan sentuhan antara cip dan TIM. Beliau menyatakan bahawa ujian dengan alat pemasangan sebenar dan bahan ikatan dalam persekitaran terkawal adalah penting untuk memahami prestasi terma sebenar dan memilih TIM terbaik untuk kelayakan pelanggan.

Jurang adalah masalah tertentu. Siemens' Parry berkata, "Penggunaan bahan dalam pembungkusan adalah satu cabaran besar. Kita sudah tahu bahawa sifat bahan pelekat atau gam, dan cara bahan membasahi permukaan, akan menjejaskan rintangan haba keseluruhan yang dibentangkan oleh bahan, iaitu, rintangan sentuhan .

 

05 Menangani isu haba secara berbeza

Pembuat cip sedang mencari cara untuk menyelesaikan masalah pelesapan haba. Randy White, pengurus program penyelesaian memori di Keysight Technologies, berkata: "Kaedah pembungkusan kekal sama, jika anda mengurangkan saiz cip sebanyak satu perempat, ia akan mempercepatkan. Mungkin terdapat beberapa perbezaan integriti isyarat. Kerana kunci pakej luaran Wayar pengikat masuk ke dalam cip, dan semakin panjang wayar, semakin besar kearuhan, jadi terdapat bahagian prestasi elektrik Jadi, bagaimana anda menghilangkan tenaga yang begitu banyak dalam ruang yang cukup kecil? ."

Ini telah membawa kepada pelaburan yang besar dalam penyelidikan ikatan termaju, nampaknya menumpukan pada ikatan hibrid. Tetapi ikatan hibrid adalah mahal dan kekal terhad kepada aplikasi jenis pemproses berprestasi tinggi, dengan TSMC kini merupakan satu-satunya syarikat yang menawarkan teknologi ini. Walau bagaimanapun, prospek untuk menggabungkan foton pada cip CMOS atau gallium nitride pada silikon adalah menjanjikan.

06 Kesimpulan

Idea awal untuk pembungkusan lanjutan ialah ia akan berfungsi seperti bata Lego - cip yang dibangunkan pada nod proses yang berbeza boleh dipasang bersama dan isu terma akan dikurangkan. Tetapi ini memerlukan kos. Dari perspektif prestasi dan kuasa, jarak yang diperlukan isyarat untuk bergerak adalah penting, dan litar yang sentiasa dihidupkan, atau perlu kekal terbuka sebahagiannya, boleh memberi kesan kepada prestasi terma. Membahagikan cip kepada beberapa bahagian untuk meningkatkan hasil dan fleksibiliti tidak semudah yang disangka. Setiap sambungan dalam pakej mesti dioptimumkan, dan hotspot tidak lagi terhad kepada satu cip.

Alat pemodelan awal boleh digunakan untuk menolak kombinasi cip yang berbeza, memberikan pereka bentuk modul kompleks rangsangan besar. Dalam era ketumpatan kuasa yang semakin meningkat ini, simulasi terma dan pengenalan TIM baharu akan kekal penting.