Reka bentuk terma pembungkusan elektronik
Dengan pembangunan produk elektronik ke arah integrasi tinggi, prestasi tinggi dan pelbagai fungsi, terdapat lebih banyak barisan cip I / O, kelajuan cip lebih cepat dan lebih pantas, dan kuasa juga semakin tinggi dan lebih tinggi, yang membawa kepada kepada beberapa siri masalah seperti peningkatan suhu peranti dan ketumpatan kuasa. Menggunakan teknologi CAE, prestasi peranti elektronik boleh diramalkan, dan dimensi struktur dan parameter proses boleh dioptimumkan, untuk meningkatkan kualiti produk, memendekkan kitaran pembangunan produk dan mengurangkan kos pembangunan produk.
Berikut ialah pengenalan ringkas teknologi simulasi CFD dalam menyelesaikan beberapa masalah kejuruteraan biasa dalam R& D proses pembungkusan elektronik:
1.Analisis taburan suhu dalam pakej cip.
2.Analisis laluan aliran haba dalam pakej cip.
3. Analisis simulasi rintangan haba di bawah piawaian JEDEC selepas pembungkusan cip.
Dalam reka bentuk terma pembungkusan cip, kita perlu mempertimbangkan prestasi pemindahan haba pembungkusan cip dengan struktur yang berbeza, dan menyediakan model pembungkusan cip untuk tahap papan atau analisis haba tahap sistem. Perisian Icepak boleh terus menjana model struktur terperinci cip mengikut maklumat perisian ECAD, yang memudahkan jurutera meramalkan taburan suhu dan reka bentuk pengoptimuman terma pembungkusan cip.
